(11) Publication number:

10150245 A

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number: 08310333

02.06.98

(51) Intl. Cl.: H01S 3/18 H01L 21/205 H01L 33/00

(22) Application date: 21.11.96

(30) Priority:

(43) Date of application

publication:

(84) Designated contracting states:

(71) Applicant: MATSUSHITA ELECTRIC IND CO LTD

(72) Inventor: HASEGAWA YOSHITERU

ISHIBASHI AKIHIKO
KAMIMURA NOBUYUKI
HARA YOSHIHIRO
KUME MASAHIRO
BAN YUZABURO

(74) Representative:

(54) MANUFACTURE OF GALLIUM NITRIDE SEMICONDUCTOR

(57) Abstract:

PROBLEM TO BE SOLVED: To relax the strain due to the difference between the thermal expansion coefficients of a sapphire substrate and a gallium nitride crystal by a method wherein a buffer layer of a specified structural formula is used on the sapphire substrate.

SOLUTION: The growth of a gallium nitride(GaN) crystal is performed using an organic metal vapor growth (MOVPE) method. Before the growth, a sapphire substrate (Al2O3 substrate) 60 is subjected to organic cleaning by ultrasonic waves and thereafter, the substrate 60 is installed in a reaction furnace of an MOVPE unit. After the interior of the furnace is evacuated, the substrate 60 is heated for about 15 minutes at about 1100° C in a hydrogen atmosphere of about 70Torr and the surface of the substrate is subjected to cleaning. In the case where the GaN crystal is grown on the substrate 60, first, the substrate 60 is cooled down to about 500° C and thereafter, about 2μmol/ minute of a trimethylgallium (TMG), 2.5L/minute of ammonia and a 2L/minute of carrier hydrogen are fed to the substrate to grow a lowtemperature GaN buffer layer 61 in a thickness of about 30nm on the substrate 60. Then, after a GaN buffer layer 62 is grown in a thickness of the about 500nm at about 1000° C, 10µmol/minute of a TMA is flowed to grow an AlxGa1xN (0.10≤x≤0,14) layer 63 in a thickness of about 2µm at about 1000° C.

COPYRIGHT: (C)1998,JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-150245

(43)公開日 平成10年(1998)6月2日

(51) Int.Cl.6

識別記号

FΙ

H01S 3/18

H01L 21/205 33/00 H 0 1 L 21/205

H01S 3/18

С

33/00

審査請求 未請求 請求項の数7 OL (全 7 頁)

(21)出願番号

特願平8-310333

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(22)出願日 平成8年(1996)11月21日

(72)発明者 長谷川 義晃

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 石橋 明彦

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 上村 信行

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 滝本 智之 (外1名)

最終頁に続く

(54) 【発明の名称】 窒化ガリウム系半導体の製造方法

(57)【要約】

【課題】 低転位密度, 低歪の高品質 G a N結晶の成長 方法を提供する。



【特許請求の範囲】

【請求項1】 サファイア基板上への窒化ガリウム (G aN)系半導体の結晶成長方法であって、Alx G a i x Nバッファ層のA 1組成 x を 0.10 ≤ x ≤ 0.14とし て成長する工程を有するGaN系半導体の製造方法。

【請求項2】 AlxGaixNバッファ層(0.10≤ x ≤ 0.14) を少なくとも 2 μ m以上成長する請求項 1に記載のGaN系半導体の製造方法。

【請求項3】 サファイア基板上へのGaN系半導体の 結晶成長方法であって、バッファ層上に格子整合するA 10 1 G a I n N結晶を成長する工程を有する請求項1また は2に記載のGaN系半導体の製造方法。

【請求項4】 炭化珪素基板上へのGaN系半導体の結 晶成長方法であって、InxGarxNバッファ層を成長 する工程を有するGaN系半導体の製造方法。

【請求項5】 InxGa: xNバッファ層のIn組成xを 0.01≤x≤0.03として成長する請求項4に記載の G a N系半導体の製造方法。

【請求項6】 InxGaixNバッファ層(0.01≦ $x \le 0.03$) を少なくとも $2 \mu m$ 以上成長する工程を 有する請求項5に記載のGaN系半導体の製造方法。

【請求項7】 炭化珪素基板上へのGaN系半導体の結 晶成長方法であって、バッファ層上に格子整合するAI GaInN結晶を成長する工程を有する請求項6に記載 のGaN系半導体の製造方法。

【発明の詳細な説明】

$[0\ 0\ 0\ 1]$

【発明の属する技術分野】本発明は青・紫色短波長発光 素子の構成材料であるGaN系III-V族化合物半導 体の製造方法に関するものであり、特に低歪,低転位密 30 度で電気的, 光学的特性に優れた高品質GaN系半導体 の結晶成長法に関するものである。

[0002]

【従来の技術】近年、光ディスクの高密度化、レーザプ リンタの高解像度化を図るため、短波長半導体発光素子 の要求があり、窒化ガリウム(GaN)系III-V族 化合物半導体を用いた青・紫色半導体発光素子の研究開 発が盛んに行われている。

【0003】従来のGaN系発光素子について説明す る。従来のGaN系発光素子には、特開平4-2970 40 り転位の少ない結晶性の高い半導体層を形成できる。 23号公報に示されるものがある。この発光素子はサフ ァイア(A l₂O₃)基板上にGaN系半導体を成長する にあたり、サファイア基板上にバッファ層を形成するも のである。このバッファ層としては、AIGaN層を用 いるものである。また、特開平8-70139号公報で は、InAIGaN層をバッファ層として用いることが 示されている。

【0004】一方、サファイア基板上にGaN結晶を成 長し、このGaNの割れ(クラック)の発生について検

Vol.32 (1993) pp.1528-1533」に示されている。この 論文によれば、GaN結晶は、成長温度から室温にまで 冷却したときに、サファイア基板との熱膨張係数の違い (サファイア基板の熱膨張係数が大きい) により圧縮歪 がかかるために、クラックが発生するというものであ

[0005]

【発明が解決しようとする課題】したがって、特開平4 -297023号公報及び特開平8-70139号公報 の発光素子では、バッファ層にAIGaN及びInAI GaN層を用いることは記載されてはいるが、このバッ ファ層上に形成するGaN系半導体のクラックの発生に ついては考慮されておらず、「Japanese Journal of Ap plied Physics, Vol. 32(1993)pp. 1528-1533」の見解 からすれば、AIGaN及びInAIGaNバッファ層 上のGaN系半導体も、サファイア基板との熱膨張係数 差により容易にクラックが発生することが考えられる。 【0006】そこで、本発明は、熱膨張係数差による歪 を緩和するバッファ層を検討することで、サファイア及 20 び炭化珪素 (SiC) 基板上のGaN系半導体に容易に はクラックが発生せず、これにより製造歩留りが高く、 かつ結晶性に優れた高性能の半導体発光素子及びその製 造方法を提供することを目的とする。

[0007]

【課題を解決するための手段】上記目的を達成するため の本発明の手段は以下に示す通りである。

【0008】第一の手段は、サファイア基板上へのGa N系半導体の結晶成長において、AlxGalxNバッフ ァ層 (0.10≤x≤0.14) を用いる構造にするもの である。この構造により、サファイア基板から圧縮歪を 受けた状態での、室温におけるGaNの格子定数とAl GaNバッファ層との格子定数とが近接するので、歪が 少なく、転位の少ない結晶性の高い半導体層を形成でき る。特に、A 1 組成が x = 0.12 の場合、歪を最大限 に低減できるため、この効果が顕著である。

【0009】第二の手段は、前記第一の手段において、 A l x G a 1 x Nバッファ層(0.10≤x≤0.14)の 膜厚を少なくとも2μm以上とするものである。この構 造により、転位同士の相互消滅作用も生じるために、よ

【0010】第三の手段は、サファイア基板上へのGa N系半導体の結晶成長において、前記第二の手段による バッファ層上に格子整合するAIGaInN結晶を成長 する工程を特徴とするGaN系発光素子の製造方法及び 発光素子構造である。この構造により、バッファ層上の G a N系半導体成長層の歪は低減されクラックの発生が 抑制されるため、成長層の膜厚を厚くでき発光素子の設 計の自由度を増すことができる。また、歪による貫通転 位の増殖も抑制されるため、発光素子の結晶性が向上す 討した論文が「Japanese Journal of Applied Physics、 50 る。さらに、活性層も含めたバッファ層上の全GaN系

成長層が格子整合するため、格子不整合によるミスフィ ット転位の発生も抑制され、発光素子の結晶性が大幅に 向上する。これにより、発光素子の安定動作及び信頼性 が向上する。また、歪によるウエハーの反りやクラック の発生は、デバイスのプロセス行程を困難にし製造歩留 りの低下を招くが、この問題も本手段により解決され

【0011】第四の手段は、炭化珪素基板上へのGaN 系半導体の結晶成長において、InGaNバッファ層を 用いる構造にするものである。この構造により、炭化珪 10 素基板から引っ張り歪を受けた状態での、室温における GaNの格子定数とInGaNバッファ層との格子定数 とが近くなるので、歪が少なく、転位の少ない結晶性の 高い半導体層を形成できる。

【0012】第五の手段は、前記第四の手段において、 InxGaixNバッファ層のIn組成xを0.01≦x ≤0.03とするものである。この構造により、引っ張 り歪を受けた状態での、室温におけるGaNの格子定数 とInGaNバッファ層との格子定数とが近接するの で、歪が小さくなり、転位の少ない結晶性の高い半導体 20 層を形成できる。特に、In組成がx=0.02の場 合、歪を最大限に低減できるため、この効果が顕著であ

【0013】第六の手段は、前記第五の手段において、 InxGaixNバッファ層(0.01≤x≤0.03)の 膜厚を少なくとも2μm以上とするものである。この構 造により、転位同士の相互消滅作用も生じるために、よ り転位の少ない結晶性の高い半導体層を形成できる。

【0014】第七の手段は、炭化珪素基板上へのGaN 系半導体の結晶成長において、前記第六の手段によるバ 30 ッファ層上に格子整合するAlGalnN結晶を成長す る工程を特徴とするGaN系発光素子の製造方法及び発 光素子構造である。この構造により、バッファ層上のG a N系半導体成長層の歪は低減されクラックの発生が抑 制されるため、成長層の膜厚を厚くでき発光素子の設計 の自由度を増すことができる。また、歪による貫通転位 の増殖も抑制されるため、発光素子の結晶性が向上す る。さらに、活性層も含めたバッファ層上の全GaN系 成長層が格子整合するため、格子不整合によるミスフィ ット転位の発生も抑制され、発光素子の結晶性が大幅に 40 向上する。これにより、発光素子の安定動作及び信頼性 が向上する。また、歪によるウエハーの反りやクラック の発生は、デバイスのプロセス行程を困難にし製造歩留 りの低下を招くが、この問題も本手段により解決され

$[0\ 0\ 1\ 5]$

【発明の実施の形態】以下、本発明の実施例について図 面を参照しながら説明する。

【0016】 (実施の形態1) サファイア基板上に形成 されたGaN結晶は転位が多く、またクラックが発生し 50 きた。したがって、前記Al、Ga:、Nバッファ層を用

やすい。これは「Japanese Journal of Applied Physic s, Vol.32 (1993) pp.1528-1533」によると以下の機構 で説明される。GaNとサファイアでは格子不整合率が 約16%,熱膨張係数差が約130%である(図1)。 このため、サファイア基板上にGaNを成長する場合に は、結晶成長時に格子不整合によりミスフィット転位が 基板界面付近に発生し、成長後の冷却過程において熱膨 張係数差によりこのミスフィット転位がGaN表面まで 伝搬し貫通転位となり、またクラックも発生する(図 2)。結果として、約 10^{10} cm 2 台の高密度転位がGa N層に存在する。

【0017】図3は、GaN, サファイア及びサファイ ア基板上に形成されたGaN結晶の各格子定数と温度 (室温から成長温度)の関係を示す図である。

【0018】図3において、各直線の傾きは熱膨張係数 を示すことになる。サファイアはGaNよりも熱膨張係 数が約130%大きいために、成長後の冷却過程でサフ ァイア基板上のGaN結晶は圧縮応力を受けることにな る。この圧縮歪は室温で約3.5×10⁹ dyn/cm²である と見積られ、この結果、図3のA点のようにサファイア 基板上のGaN結晶は格子定数が本来よりも小さくな る。この場合、室温でこの格子定数(A点)に整合する G a N系半導体はA l x G a 1 x N (0.10≤x≤0.1 4) であり、これをバッファ層に適用することにより、 歪を従来の約1/4(10°dyn/cm²台)に低減すること ができる。特に、Al組成がx=0.12の場合、この 効果が顕著であり、歪を従来の約1/50の8×10 7 d yn/cm² まで低減でき、歪に起因するクラック及び貫通転 位の発生を大幅に抑制することができる。

【0019】GaNの結晶成長は有機金属気相成長(M OVPE) 法を用いて行う。成長前に、サファイア基板 を超音波で有機洗浄する。次に、この基板をMOVPE 装置の反応炉内のサセプター上に設置する。続いて、真 空排気した後、70Torrの水素雰囲気において約110 0℃で15分間加熱し基板表面のクリーニングを行う。 【0020】サファイア基板上にGaNを成長する場 合、まず約500℃に降温した後、トリメチルガリウム (TMG) を2μモル/分, アンモニアを2.5L/ 分,キャリア水素を2L/分供給して低温G a Nバッフ ァ層を約30nm成長する。次に、約1000℃でGaN 層を成長する。また、サファイア基板上に本発明による A 1, G a 1 x N (0.10 ≤ x ≤ 0.14) 層を成長する 場合、上記の低温GaNバッファ層(30nm),GaN バッファ層(500nm)を成長後、トリメチルアルミニ ウム (TMA) も10μモル/分流して約1000℃で Al, Gai, N層を約2μm成長する。

【0.021】 実際に、 $A_{1x}Ga_{1x}N(x=0.12)$ 層をバッファ層に適用することにより、クラックの発生 が大幅に抑制され、転位密度も約10°cm²台に低減で

5

いた製造方法により、サファイア基板上で低歪,低転位 密度の高品質GaN系半導体が実現できる。

【0022】(実施の形態2)炭化珪素基板上に形成されたGaN結晶も転位が多く、またクラックも発生しやすい。炭化珪素基板上にGaNを成長する際には、炭化珪素とGaNの格子不整合率が約3.5%(図1)と小さいために成長時におけるミスフィット転位の発生は比較的抑制される。しかしながら、約130%(図1)の熱膨張係数差のために成長後の冷却過程で貫通転位として増殖することになる(図4)。この結果、約10°cm 10°cm をからである。

【0023】図5はGaN,炭化珪素及び炭化珪素基板上に形成されたGaN結晶の各格子定数と温度(室温から成長温度)の関係を示す図である。

【0024】図5において、各直線の傾きは熱膨張係数を示すことになる。GaNは炭化珪素よりも熱膨張係数が約130%大きいために、成長後の冷却過程で炭化珪素基板上のGaN結晶は引っ張り応力を受けることになる。この引っ張り歪は室温で約2.6×10°dyn/cm²であると見積られ、このため、図5のB点のように炭化珪20素基板上のGaN結晶は格子定数が本来よりも大きくなる。

【0025】この場合、室温でこの格子定数 (B点)に整合するのは $In_xGa_{1-x}N$ ($0.01 \le x \le 0.03$) であり、これをバッファ層に適用することにより、歪を従来の約1/2 に低減できる。特に、 In 組成が x=0.02 の場合、この効果が顕著であり、歪を従来の約1/10 の2.8 \times 10 x dyn/cm² に低減でき、歪に起因するクラック及び貫通転位の発生を大幅に抑制することができる。

【0026】結晶成長は前記(実施の形態1)と同様、 MOVPE法で行う。成長前に、炭化珪素基板を超音波 で有機洗浄した後、バッファードフッ酸溶液で表面酸化 膜の除去を行う。

【0027】炭化珪素基板上にGaNを成長する場合、まず約1000℃でトリメチルアルミニウムを 10μ モル/分,アンモニアを2.5L/分,キャリア水素を2L/分流して単結晶のAINバッファ層を約10m成長する。次に、同温度にてTMGを 2μ モル/分,アンモニアを2.5L/分供給してGaN層を約500m成長する。また、炭化珪素基板上に本発明による $InxGa1-xN(0.01 \le x \le 0.03)$ 層を成長する場合、上記のAINバッファ層(10m),GaNバッファ層(500m)を成長後、トリメチルインジウム(TMI)も 10μ モル/分流して約750℃でInxGa1xNバッファ層を約 2μ m成長する。

【0.02.8】実際にI.n.G.a...N.(x=0.0.2) 層 をバッファ層に適用することにより、クラックの発生が 大幅に抑制され、転位密度を約1.0 cm 台まで低減で きた。つまり、前記I.n.G.a...x Nバッファ層を用いた 50

製造方法により、炭化珪素基板上で低歪,低転位密度の 高品質GaN系半導体が実現できる。

【0029】(実施の形態3)次に、上記高品質バッファ層を用いた発光素子について説明する。図6にサファイア基板上に形成した本発明によるAl、Gal、Nバッファ層を含むGaN系発光素子構造の断面図を示す。成長手順を以下に述べる。

【0030】まず、サファイア基板60上に約500 で低温GaNバッファ層61(30nm)を成長し、次に約1000 で n' - GaNバッファ層62(シリコンドープ: 10^{18} cm 3)を500 nm成長する。その後、結晶性改善のために本発明による前記 $AI_xGa_1_xN(x=0.12)$ バッファ層 62μ m程度成長する。ただし、シリコンをドープ(10^{18} cm 3)してあるため n' - $AI_xGa_1_xN$ バッファ層63 である。この段階で転位密度は約 10^7 cm 2 、歪は約 8×10^7 dyn/cm 2 まで低減される。

【0031】また、この $A1_xGa1_xN$ バッファ層は活性層と比較して十分なバンドギャップエネルギー差及び屈折率差を有し(エネルギー差:約0.5eV,屈折率差:約10%)、活性層へのキャリアと光の閉じ込めとが十分であるため、p型及びn型のクラッド層としても適用できることが特徴である。このため、シリコンをドープ(10^{17} cm 3)したn- $A1_xGa1_xN$ クラッド層 64(x=0.12)を約 1μ m成長する。つまり、 $A1_xGa1_xN$ 層の総膜厚は約 3μ mとなり、バッファ層の膜厚が増加することで、転位同士の相互消滅作用が働き、さらなる結晶性改善がなされる。

【0032】続いて、GaN (60nm)を光ガイド層6305,67としたIno.20Gao.80N歪量子井戸活性層66(3nm)を成長する。この活性層は約750℃で成長する。その後、再び約1000℃に昇温し、マグネシウムをドープ(10¹⁷cm³)したp-Al_xGa_{1-x}Nクラッド層68(x=0.12)を約1µm成長する。最後に、電極とオーミックコンタクトをとるために、p^{*}-GaNコンタクト層69(マグネシウムドープ:10¹⁸cm³)を50nm程度成長する。

【0033】成長後、n側電極(Ti/Al)はレーザ素子をn'-Al $_x$ G $_{a_1}$ $_x$ Nバッファ層63までドライエッチングすることで形成され、p側電極(Ni/Au)はp'-GaNコンタクト層69上にストライプ幅10 μ mの電極ストライプ構造として形成される。また、共振器はドライエッチングで形成され、両端面には(90/70%)の高反射コートが施される。

【0034】(実施の形態4)図7は炭化珪素基板上に 形成した本発明による $I_{nx}G_{a_1x}N$ バッファ層を含む $G_{a}N$ 系発光素子構造の断面図である。MOVPE成長 手順を以下に述べる。

【0035】炭化珪素 (n'-SiC) 基板70上に約1 000℃でAINバッファ層71 (10nm)、n'-Ga

Nバッファ層72(シリコンドープ:10¹^cm³)を5 0 0 nm成長し、続いて本発明による I nx G ax x Nバッ ファ層 (x = 0.02) を約750℃で2μm程度成長 する。ただし、シリコンをドープ(10¹ cm³)してあ るため n'-I nx G a」x Nバッファ層 7 3 となってい る。この段階で転位密度は約10°cm²、歪は約2.8× 1 0 dyn/cm まで低減される。

【0036】その後のクラッド層は前記 Inx Gaix N バッファ層73に格子整合し、十分なバンドギャップエ ネルギーを有するAIGaInN4元混晶で構成される 10 ことが特徴である。

【0.037】シリコンをドープ $(1.0^{17} \text{ cm}^{-3})$ した n-A lo.15 G ao.80 I no.05 Nクラッド層74を約1μm 成長した後、GaN光ガイド層75,77(60nm)を 有するIno. 20 Gao. 80 N歪量子井戸活性層76を3nm 成長する。続いて、マグネシウムをドープ(10¹⁷c m⁻³) したp-A lo.15 G ao.80 I no.05 Nクラッド層 7 8 (約1 μm) 及びp'-GaNコンタクト層79 (10 ¹⁸ cm ³) を 5 0 nm成長し素子構造とする。

【0038】成長後、炭化珪素基板は100μm程度に 20 研磨され、n側電極(Ni)が炭化珪素基板に形成され る。p側電極(Ni/Au)はp'-GaNコンタクト層 79上に形成され、ストライプ幅10μmの電極ストラ イプ構造に加工される。また、共振器は劈開により形成 され、両端面には(90/70%)の高反射コートが施 される。

【0039】従来のように歪を考慮しないバッファ層上 に発光素子構造を形成すると、活性層には貫通転位など の高密度転位だけでなく歪も存在することになる。活性 層内の転位は欠陥を増殖させる源であるが、歪はそれを 30 助長するので、発光ダイオードでは問題にならなかった が、半導体レーザのような大電流密度、高光密度デバイ スでは極力除外されるのが望ましい。例えば、ガリウム ひ素 (GaAs) 系半導体レーザでは、素子に応力

(歪)を印加するだけで急速に劣化することが知られて いる。また、歪によるウエハーの反りやクラックの発生 は、デバイスのプロセス行程を困難にし製造歩留りの低 下を引き起こす一要因になる。しかしながら、本発明に よるバッファ層及び発光素子構造を用いることにより、 上記課題が解決され、室温で安定動作が可能な高品質G 40 aN系発光素子を作製できることがわかった。

【0040】尚、本発明による上記バッファ層の組成 (x) は膜の歪により可変である。

[0041]

【発明の効果】以上説明したように本発明の第一の製造 方法によれば、サファイア基板上でA 1、G a 、Nバッ ファ層 $(0.10 \le x \le 0.14)$ を用いることにより、 サファイア基板とGaNの熱膨張係数差による歪を緩和 することができ、貫通転位の増殖を抑制できるため、従 来よりも転位密度を約1/100 (10⁷ cm²)、歪を

約1/50 (8×10 dyn/cm) に低減した高品質G a N系半導体を製造することができる。さらに、結晶表面 にクラックが発生することがなく、製造歩留りを飛躍的 に向上させることが可能になる。特に、A I 組成が x = 0.12の場合、歪を最大限に低減できるため、この効 果が顕著である。

【0042】本発明の第二の製造方法によれば、サファ イア基板上でA 1、G aı x Nバッファ層 (0.12≦x ≤0.14)を少なくとも2 u m以上成長することによ り、転位同士の相互消滅作用も顕著になり貫通転位が低 減するため、前記の転位密度をさらに1/10に低減す ることが可能になり、高品質GaN系半導体を製造する ことができる。

【0043】本発明の第三の製造方法によれば、低歪, 低転位密度で電気的、光学的特性に優れた高品質 GaN 系発光素子がサファイア基板上で製造することが可能に なる。また、上記製造方法で得られた発光素子、特に半 導体レーザは高品質であるために、室温で低閾値連続発 振(約2kA/cm²)が可能で、実用レベルの長寿命化(1 000時間以上)が達成される。さらに、歪によるウエ ハーの反りやクラックの発生が抑制されるために、デバ イスのプロセス行程が容易であり製造歩留りの向上に寄 与する。また、成長膜の膜厚を増加させてもクラックが 生じないために、GaN系発光素子の設計の自由度が増 加し新機能を備えたデバイス構造の創出も可能となる。

【0044】本発明の第四の製造方法によれば、炭化珪 素基板上でInxGaixNバッファ層を用いることによ り、炭化珪素とGaNの熱膨張係数差による歪を緩和で き、貫通転位の増殖を抑制できるため、従来の約1/1 0.0の低転位密度 (1.0^6 cm^2) , 従来の約1/10の 低歪(2.8×10⁸ dyn/cm²)の高品質GaN系半導体 を製造することができる。また、クラックの発生も抑制 され製造歩留りの向上に寄与する。

【0045】本発明の第五の製造方法によれば、炭化珪 素基板上でⅠnxGaixNバッファ層(0.01≦x≦ 0.03)を用いることにより、炭化珪素基板とGaN の熱膨張係数差による歪を低減することができるため、 前記の転位密度及び歪の低減をさらに顕著にすることが 可能になり、高品質GaN系半導体を製造することがで きる。また、クラックの発生も抑制され製造歩留りの向 上に寄与する。特に、x=0.02の場合、歪を最大限 に低減できるため、この効果が顕著である。

【0046】本発明の第六の製造方法によれば、炭化珪 素基板上で I nx G a1 x Nバッファ層 (0.02≤x≤ 0.04) を少なくとも2 u m以上成長することによ り、転位同士の相互消滅作用も顕著になり貫通転位が低 減するため、前記の転位密度をさらに1/10に低減す ることが可能になり、高品質GaN系半導体を製造する ことができる。

【0047】本発明の第七の製造方法によれば、低歪,

Q

低転位密度で電気的、光学的特性に優れた高品質GaN系発光素子が炭化珪素基板上で製造することが可能になる。また、上記製造方法で得られた発光素子、特に半導体レーザは高品質であるために、室温で低閾値連続発振(約2kA/cm²)が可能で、実用レベルの長寿命化(1000時間以上)が達成される。さらに、歪によるウエハーの反りやクラックの発生が抑制されるために、デバイスのプロセス行程が容易であり製造歩留りの向上に寄与する。また、成長膜の膜厚を増加させてもクラックが生じないために、GaN系発光素子の設計の自由度が増加10し新機能を備えたデバイス構造の創出も可能となる。

【図面の簡単な説明】

【図1】GaN、サファイア、炭化珪素の各格子定数と 熱膨張係数を説明する図

【図2】圧縮歪によりサファイア基板上のGaN層に貫 通転位が発生する様子を示す断面図

【図3】引っ張り歪により炭化珪素基板上のGaN層に 貫通転位が発生する様子を示す断面図

【図4】 GaN、サファイア、サファイア基板上に形成されたGaN結晶(GaN/Al_2O_3)及び Al_xGal_xN (x=0.12)の各格子定数と温度の関係を示す図

【図5】 GaN、炭化珪素、炭化珪素基板上に形成されたGaN結晶 (GaN/SiC) 及びInxGarxN(x=0.02) の各格子定数と温度の関係を示す図

【図6】本発明によるサファイア基板上の高品質GaN系

発光素子構造を示す断面図

【図7】本発明による炭化珪素基板上の高品質GaN系発 光素子構造を示す断面図


【符号の説明】

- 6 0 Alz Oa 基板
- 6 1 低温GaNバッファ層
- 6.2 n'-GaNバッファ層
- 63 n'-AlxGal-xNバッファ層
- 6 4 n-AlxGal-xNクラッド層
- 6 5 GaN光ガイド層
 - 6 6 InGaN歪量子井戸活性層
- 67 GaN光ガイド層
- 68 p-AlxGal-xNクラッド層
- 69 p'-GaNコンタクト層
- 70 n'-SiC基板
- 71 AINバッファ層
- 72 n'-GaNバッファ層
- 73 n'-InxGal-xNバッファ層
- 7.4 n-AlGaInNクラッド層
- 20 75 GaN光ガイド層
 - 76 InGaN歪量子井戸活性層
 - 77 GaN光ガイド層
 - 78 p-AlGaInNクラッド層
 - 79 p'-GaNコンタクト層


【図1】

	GaN	Al203	SiC
格子定数 a(n m)	0.3189	0.4758	0.3081
熟膨張係数 (10 ⁻⁶ ∕ K)	5.59	7.5	4.2


【図2】




[図4]




【図6】




【図3】



【図5】



【図7】



フロントページの続き

(72) 発明者 原 義博

大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 粂 雅博

大阪府門真市大字門真1006番地 松下電器 産業株式会社内

(72)発明者 伴 雄三郎

大阪府門真市大字門真1006番地 松下電器 産業株式会社内